Investigadores de la Politécnica de Valencia lideran un proyecto europeo para mejorar el diseño y las prestaciones de los procesadores
El Grupo de Arquitecturas Paralelas de la Universidad Politécnica de Valencia lidera NANOC, un ambicioso proyecto europeo de investigación cuyo objetivo es desarrollar una nueva herramienta para optimizar el diseño y funcionamiento de los procesadores, aumentando su tolerancia a fallos, prestaciones y fiabilidad.
El proyecto, financiado por la Comisión Europea, cuenta con un presupuesto de 2’9 millones de euros y aglutina a siete entidades (empresas y centros de investigación) líderes en Europa en el sector de las telecomunicaciones.
Según explica José Flich, investigador del Grupo de Arquitecturas Paralelas, el desarrollo de este proyecto permitirá interconectar de forma más eficiente los diferentes componentes integrados en un mismo chip (por medio de las redes en chip) y garantizará su funcionamiento incluso en condiciones extremas.
«NaNoc ayudará a aumentar la fiabilidad y calidad de los chips de los equipos electrónicos, reduciendo al mismo tiempo los plazos y costes en su diseño y desarrollo. Se trata, en definitiva, de un ambicioso proyecto que reportará grandes beneficios para el sector en todo el proceso de fabricación», destaca Flich.
Sobre sus aplicaciones, desde el Grupo de Arquitecturas Paralelas apuntan que pueden ser múltiples: desde el ámbito de la medicina, para mejorar la fiablidad de los chips utilizados en equipos para tratamientos médicos, hasta los empleados en sistemas de transporte, aplicaciones militares, ocio informático y electrónica de consumo.
El proyecto NANOC comenzó el pasado mes de enero y tiene una duración de tres años.
El Grupo de Arquitecturas Paralelas de la Universidad Politécnica de Valencia lidera NANOC, un ambicioso proyecto europeo de investigación cuyo objetivo es desarrollar una nueva herramienta para optimizar el diseño y funcionamiento de los procesadores, aumentando su tolerancia a fallos, prestaciones y fiabilidad.
El proyecto, financiado por la Comisión Europea, cuenta con un presupuesto de 2’9 millones de euros y aglutina a siete entidades (empresas y centros de investigación) líderes en Europa en el sector de las telecomunicaciones.
Según explica José Flich, investigador del Grupo de Arquitecturas Paralelas, el desarrollo de este proyecto permitirá interconectar de forma más eficiente los diferentes componentes integrados en un mismo chip (por medio de las redes en chip) y garantizará su funcionamiento incluso en condiciones extremas.
«NaNoc ayudará a aumentar la fiabilidad y calidad de los chips de los equipos electrónicos, reduciendo al mismo tiempo los plazos y costes en su diseño y desarrollo. Se trata, en definitiva, de un ambicioso proyecto que reportará grandes beneficios para el sector en todo el proceso de fabricación», destaca Flich.
Sobre sus aplicaciones, desde el Grupo de Arquitecturas Paralelas apuntan que pueden ser múltiples: desde el ámbito de la medicina, para mejorar la fiablidad de los chips utilizados en equipos para tratamientos médicos, hasta los empleados en sistemas de transporte, aplicaciones militares, ocio informático y electrónica de consumo.
El proyecto NANOC comenzó el pasado mes de enero y tiene una duración de tres años.
El Grupo de Arquitecturas Paralelas de la Universidad Politécnica de Valencia lidera NANOC, un ambicioso proyecto europeo de investigación cuyo objetivo es desarrollar una nueva herramienta para optimizar el diseño y funcionamiento de los procesadores, aumentando su tolerancia a fallos, prestaciones y fiabilidad.
El proyecto, financiado por la Comisión Europea, cuenta con un presupuesto de 2’9 millones de euros y aglutina a siete entidades (empresas y centros de investigación) líderes en Europa en el sector de las telecomunicaciones.
Según explica José Flich, investigador del Grupo de Arquitecturas Paralelas, el desarrollo de este proyecto permitirá interconectar de forma más eficiente los diferentes componentes integrados en un mismo chip (por medio de las redes en chip) y garantizará su funcionamiento incluso en condiciones extremas.
«NaNoc ayudará a aumentar la fiabilidad y calidad de los chips de los equipos electrónicos, reduciendo al mismo tiempo los plazos y costes en su diseño y desarrollo. Se trata, en definitiva, de un ambicioso proyecto que reportará grandes beneficios para el sector en todo el proceso de fabricación», destaca Flich.
Sobre sus aplicaciones, desde el Grupo de Arquitecturas Paralelas apuntan que pueden ser múltiples: desde el ámbito de la medicina, para mejorar la fiablidad de los chips utilizados en equipos para tratamientos médicos, hasta los empleados en sistemas de transporte, aplicaciones militares, ocio informático y electrónica de consumo.
El proyecto NANOC comenzó el pasado mes de enero y tiene una duración de tres años.